Verificações de automação de projeto eletrônico ESD

A verificação da proteção contra descarga eletrostática (ESD) em um projeto complexo de circuito integrado (CI) é extremamente desafiadora. Projetos de ponta têm muitos domínios de alimentação e níveis de tensão para diferentes partes funcionais, como radiofrequência (RF), blocos digitais e de alta tensão, tornando a verificação de ESD uma tarefa complexa e propensa a erros. Depender apenas da verificação manual representa um risco significativo de falta de falhas de projeto, o que pode ser muito caro durante a fabricação e no campo. Conseqüentemente, a verificação automatizada de ESD é altamente desejada no fluxo de projeto atual. Este artigo descreve os requisitos essenciais do fluxo de verificação ESD conforme definido pelo Grupo de Trabalho de Ferramentas de Automação de Design Eletrônico (EDA) da ESD Association (ESDA) [1].

A Figura 1 ilustra o cronograma e os principais estágios de um exemplo de fluxo de design. O fluxo de design do produto IC (linha superior) precisa ser sincronizado com um fluxo de desenvolvimento e implementação de ESD (linha do meio). Este último precisa ser apoiado por um fluxo de verificação ESD (linha inferior).

Figura 1: Um fluxo simples de verificação de ESD mapeado para um exemplo de fluxo de projeto de IC.

As seções a seguir descrevem as principais fases de desenvolvimento do IC e dão exemplos de diferentes verificações de ESD relevantes para essas fases.

Fase de Definição do Produto

As especificações de desempenho ESD geralmente seguem padrões comumente aceitos. Porém, dependendo do campo de aplicação, podem ser modificados pelas equipes de marketing e clientes da IC. As especificações de design do produto e o desempenho ESD exigido determinam as especificações dos componentes e células ESD. Com base nesses requisitos funcionais, células ESD adequadas são definidas para cada nó de aplicação de pino (sinal, alimentação e aterramento). Normalmente, as células ESD são disponibilizadas ao projetista em uma biblioteca ESD dedicada.

Numa situação em que uma tecnologia de semicondutores madura é utilizada com bibliotecas ESD já desenvolvidas, apenas a colocação e as modificações específicas do produto dos componentes ESD existentes e das células ESD necessitam de ser verificadas. Para um novo produto IC que utiliza um novo processo de semicondutor, uma biblioteca ESD pode não estar disponível e nenhuma verificação ESD específica em nível de célula pode ser executada. No entanto, as especificações de desempenho da biblioteca ESD necessária ainda poderiam ser definidas, em conjunto com o cliente do IC, com base nos dados de desenvolvimento de tecnologia ESD disponíveis e nos dados ESD EDA de outros produtos/tecnologias.

Com base nos dados de projeto disponíveis nesta fase de projeto, as seguintes verificações de ESD podem ser realizadas:

Devido à natureza destes dados, uma simples verificação da conformidade com ESD pode ser feita com base nas características ESD das células ESD em um banco de dados de projeto. A seguir está um exemplo de verificação ESD EDA realizada durante a definição do produto.

Uma análise inicial da integridade da célula de E/S, do posicionamento do barramento e da robustez geral do ESD é um dos fatores essenciais para um projeto de chip bem-sucedido. Um verificador de planejamento ESD para o chip poderia impor as regras de projeto ESD a serem verificadas durante o planejamento da célula de E/S e do posicionamento do barramento de energia. Em particular, o verificador poderia verificar a existência de uma célula/dispositivo ESD entre as almofadas, estimar a resistência parasita entre a almofada e a célula/dispositivo ESD e fornecer uma estimativa aproximada da robustez ESD do chip, prevendo a tensão da almofada (Figura 2).

Figura 2: Um exemplo de conjunto de E/S verificado com um verificador de planta baixa ESD. A saída da ferramenta sinaliza falta de dispositivos de proteção ESD e grandes resistências no caminho da corrente ESD.

Fase de arquitetura de chip

Nesta fase de projeto, o nível funcional/comportamental da arquitetura do chip é definido e os componentes ESD necessários e as células da biblioteca são identificados. Nenhuma descrição de IC de nível de circuito ou layout está disponível nesta fase. Semelhante à seção anterior, verificações de nível de célula e verificações de dispositivos protegidos podem ser realizadas. Os dados de projeto disponíveis são semelhantes aos descritos na seção anterior.

Verificações completas da fase de projeto do módulo e do IC