CEI 61000

Os requisitos de qualificação ESD para sistemas dependem fortemente de modelos de descarga ideais, como o IEC 61000-4-2. A emulação “IEC Gun” (por exemplo, reproduzida em laboratório) da descarga em um sistema representa uma resistência de descarga “típica” de um objeto de metal portátil por um ser humano “típico” que é carregado com vários níveis de tensão de teste. Métodos de resolução de campo 3D e simulação nodal (por exemplo, reproduzidos em um modelo de computador virtualizado) também podem ser aplicados para ajudar a acelerar a comparação de diferentes configurações e condições de teste.

HMM (modelo de metal humano) é um termo amplamente utilizado para modelos de sistemas e dispositivos que aproximam um corpo humano com um objeto de metal (como uma pinça) fazendo o contato final (Figura 1) com um dispositivo semicondutor instalado em uma placa de circuito. Como um subproduto de “armas” ESD (também chamadas de “simuladores”) desenvolvidas para imitar esse tipo de evento, essas descargas criam campos E e H substanciais no espectro de RF/EMI que podem se acoplar em todos os circuitos próximos. e não apenas os dispositivos no modelo de circuito nodal. Além disso, a ampla gama de tolerâncias de calibração na definição IEC para conformidade com pistolas deixa espaço para variações dramáticas nas correntes de pulsos de corrente (Figura 2) e na energia total fornecida a uma carga ou pinça arbitrária (Figura 3). É claro que isso pode criar variações igualmente dramáticas na robustez e repetibilidade medidas entre armas, entre laboratórios em locais diferentes, entre datas de testes no mesmo local e entre configurações de sistema.

Figura 1: Representação do modelo de metal humano IEC 61000-4-2/ISO10605

Figura 2: Vários modelos de simulação de “emuladores” de pistola IEC61000-4-2

Figura 3: Energia total de diferentes modelos de pistola entregue em 2 ohms

Outras formas de modelos de descarga ESD ideais muito comuns e destrutivos ou disruptivos são prováveis ​​no campo, como eventos de descarga de cabo (CDE) e eventos de placa carregada (CBE), que podem ser muito mais destrutivos para semicondutores nas mesmas tensões de carga (corrente mais alta). e tempo de subida mais rápido) e pode ser mais prevalente em uma aplicação diferente de HMM/IEC. Embora existam correlações estreitas entre falhas de componentes relacionadas à energia no pulsador de linha de transmissão (TLP) e testes IEC (ver Besse, Boselli e Smedes), existem grandes diferenças nas condições CDE e CBE, modos de falha e níveis.

Como um Designer Lida com Tanta Incerteza?!?

Felizmente, há uma base de sanidade esculpida nesta Ilha dos Brinquedos ESD Desajustados. O projeto ESD eficiente do sistema (SEED) ou co-projeto SEED (ver Gossner, et al.) utiliza simulação nodal de dispositivos de proteção interagindo com os dispositivos que pretendem proteger em um sistema. Isso fornece um laboratório de caracterização virtual onde vários esquemas de proteção podem ser pelo menos comparados de forma quantificável quanto à robustez sob configurações repetíveis. Também é possível, através de verificação e validação em laboratório, associar estes resultados a um limite mínimo de robustez tanto na tabela IEC 61000-4-2, como também em campo.

Limitações existentes para design ESD

A análise do projeto do circuito de proteção de primeira ordem é frequentemente baseada em parâmetros de folhas de dados de dispositivos supressores de tensão transitória (TVS), como classificações ESD (VESD, classificação de robustez IEC61000-4-2, etc.) e tensão de fixação (VCLAMP etc.). No entanto, estes parâmetros são normalmente testados sob uma condição que nunca verão num circuito: por si próprios!

Como os dispositivos TVS (aqui chamados de dispositivos em teste, ou DUT) são sempre incluídos em um circuito para desviar a energia de ataque de um dispositivo sob proteção (DUP), a tensão de fixação real no TVS leva a uma tensão no protegido dispositivo (VDUP) durante uma greve que não seja o mesmo que pode ser prometido na ficha técnica do TVS. A corrente desviada pelo DUT (ISHUNT) não é 100%, e a corrente residual para o dispositivo protegido (IRESIDUAL) também não é 0% (ver Figura 4).

Figura 4: Varredura de reconstrução de corrente real do caminho de corrente residual após grampo TVS (DUT) e ASIC a ser protegido (DUP)